PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-100190

(43)Date of publication of application: 05.04.2002

(51)Int.CI.

G11C 11/417 G11C 11/41 G11C 11/418 G11C 11/419

(21)Application number: 2000-297050

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

NTT ELECTORNICS CORP

(22)Date of filing:

26.09.2000


(72)Inventor: DOUSEKI TAKAKUNI

SHIBATA SHINTARO

(54) MEMORY CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To read out data written in a memory cell Mij (i=1, 2...m; j=1, 2...n; m, n: integer of 1 or more) at higher speed with less power consumption of a power source. SOLUTION: Bit lines BRj and BRj' for read—out are connected to data lines DR and DR' through insulation type field effect transistors Q11 and Q12 respectively, at the time of read—out of data from a memory cell Mij, after pre—charge of bit line capacitor of the bit lines BRj and BRj' for read—out, charged electric charges of bit line capacitor of one side out of the bit lines BRj and BRj' for read—out is discharged to the ground through the insulation type field effect transistor having low threshold voltage which is turned on by a signal for selecting a row given to the insulation type field effect transistor of low threshold voltage which is turned on by data of the memory cell Mij and a word line for read—out.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-100190 (P2002-100190A)

(43)公開日 平成14年4月5日(2002.4.5)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)
G11C	11/417		G11C 11/34	305	5B015
	11/41			M	
	11/418			301B	
	11/419			3 1 1	

審査請求 未請求 請求項の数5 OL (全 15 頁)

	The state of the s		
(21)出願番号	特願2000-297050(P2000-297050)	(71)出顧人	000004226 日本電信電話株式会社
(22)出願日	平成12年9月26日(2000.9.26)		東京都千代田区大手町二丁目3番1号
	1 MILT 2 /120 H (2000: 3: 20)		米尔的工作田区人士叫一1日3番1万
		(71)出願人	591230295
			エヌティティエレクトロニクス株式会社
			東京都渋谷区道玄坂1丁目12番1号
		(72)発明者	道関 隆国
			東京都千代田区大手町二丁目3番1号 日
			本電信電話株式会社内
		(74)代理人	100064458
			弁理士 田中 正治


最終頁に続く

(54) 【発明の名称】 メモリ回路

(57)【要約】

【課題】 メモリセル M_{ij} (i=1、 $2\cdotsmm$; j=1、 $2\cdotsmn$; m、nは1以上の整数)に書き込まれているデータを、より少ない電源の消費電力で、より高速に読み出すことができるようにする。

【解決手段】 読出用ビット線 BR_j 及び BR_j ´を、読出用ビット線マルチプレクサ回路 $MUXR_j$ の絶縁型電界効果トランジスタQ11及びQ12をそれぞれ通じて読出用データ線DR及びDR´に接続し、メモリセル M_{ij} からのデータの読み出し時、読出用ビット線 BR_j 及び BR_j ´のビット線容量をプリチャージして後、読出用ビット線 BR_j 及び BR_j ´中の一方のビット線容量の充電電荷を、メモリセル M_{ij} のデータによってオンになる低い閾値電圧の絶縁型電界効果トランジスタと読出用ワード線に与えられる行選択用信号によってオンする低い閾値電圧を有する絶縁型電界効果トランジスタを通じて接地に放電させる。



【特許請求の範囲】

【請求項1】m×n個(m、nは1以上の整数)のメモ リセル M_{11} 、 M_{12} ······ M_{1n} ; M_{21} 、 M_{22} ······ M_{2n} ; $\cdots\cdots M_{\mathfrak{a}\, 1} \, , \, \, M_{\mathfrak{a}\, 2} \cdot \cdots \cdot M_{\mathfrak{a}\, n} \, \xi \, ,$ m本の書込用ワード線WW₁、WW₂·······WW_aと、 m本の読出用ワード線WR₁、WR₂·······WR_nと、 n対の書込用ビット線BW₁及びBW₁′、BW₂及びB n対の読出用ビット線BR₁及びBR₁′、BR₂及びB R_2 ' …… BR_n 及び BR_n ' と、 n個の読出用ビット線マルチプレクサ回路 $MUXR_1$ 、 MUXR,MUXR, E. 対の読出用データ線DR及びDR′と、 ビット線プリチャージ回路PRと、 ビット線センスアンプ回路AMとを有し、 上記メモリセル M_{ij} (i=1、 $2\cdots\cdots$ m、j=1、2.....n)が、

①メモリセル用電源端と接地との間に、第1の導電型を有する第1の絶縁型電界効果トランジスタと第1の導電型とは逆の第2の導電型を有する第2の絶縁型電界効果トランジスタとがそれらの順に直列に接続されているとともに第1の導電型を有する第3の絶縁型電界効果トランジスタと第2の導電型を有する第4の絶縁型電界効果トランジスタとがそれらの順に直列に接続され、上記第1及び第2の絶縁型電界効果トランジスタのゲートが第1の論理信号入出力端に導出され、上記第3及び第4の絶縁型電界効果トランジスタのゲートが第2の論理信号入出力端に導出されている構成を有するフリップフロップ回路と、

②上記フリップフロップ回路の第1の論理信号入出力端と上記書込用ビット線B W_j との間に第2の導電型を有する第5の絶縁型電界効果トランジスタが接続され、その第5の絶縁型電界効果トランジスタのゲートが上記書込用ワード線 WW_i に接続されている構成を有する第1のトランスファーゲート回路と、

②上記フリップフロップ回路の第2の論理信号入出力端と上記書込用ビット線BW_j′との間に第2の導電型を有する第6の絶縁型電界効果トランジスタが接続され、その第6の絶縁型電界効果トランジスタのゲートが上記書込用ワード線WW_iに接続されている構成を有する第2のトランスファーゲート回路と、

②上記読出用ビット線BR_jと接地との間に第2の導電型を有する第7の絶縁型電界効果トランジスタと第2の導電型を有する第8の絶縁型電界効果トランジスタとがそれらの順に直列に接続され、上記第7の絶縁型電界効果トランジスタのゲートが上記読出用ワード線WR_jに接続され、上記第8の絶縁型電界効果トランジスタのゲートが上記フリップフロップ回路の第2の論理信号入出力端に接続されている構成を有する第1の読出回路と、⑤上記読出用ビット線BR_j、と接地との間に第2の導

電型を有する第9の絶縁型電界効果トランジスタと第2の導電型を有する第10の絶縁型電界効果トランジスタとがそれらの順に直列に接続され、上記第9の絶縁型電界効果トランジスタのゲートが上記読出用ワード線WRic接続され、上記第10の絶縁型電界効果トランジスタのゲートが上記フリップフロップ回路の第1の論理信号入出力端に接続されている構成を有する第2の読出回路とを有し、

上記読出用ビット線マルチプレクサ回路 $MUXR_i$ が、上記読出用ビット線 BR_i 及び BR_i (に第2の導電型を有する第11及び第12の絶縁型電界効果トランジスタがそれぞれ介揮され、それら第11及び第12の絶縁型電界効果トランジスタのゲートが列選択用信号入力端に導出されている構成を有し、

上記読出用ビット線 BR_1 、 BR_2 …… BR_n が、上記読出用ビット線マルチプレクサ回路 $MUXR_1$ 、 $MUXR_2$ …… $MUXR_n$ の第11の絶縁型電界効果トランジスタをそれぞれ通じて、上記読出用データ線 DRに接続され

上記ビット線プリチャージ回路PRが、プリチャージ用電源端と上記読出用データ線DRとの間に第1の導電型を有する第13の絶縁型電界効果トランジスタが接続され且つ上記プリチャージ用電源端と上記読出用データ線DR′との間に第1の導電型を有する第14の絶縁型電界効果トランジスタが接続されているとともに、上記読出用データ線DR及びDR′間に第1の導電型を有する第15の絶縁型電界効果トランジスタが接続され、上記第13、第14及び第15の絶縁型電界効果トランジスタのゲートがプリチャージ制御用信号入力端に導出されている構成を有し、

上記ビット線センスアンプ回路AMが、センスアンプ用 電源端と接地との間に、第1の導電型を有する第16の 絶縁型電界効果トランジスタと第2の導電型を有する第 17の絶縁型電界効果トランジスタとがそれらの順に直 列に接続されている第1の直列回路と第1の導電型を有 する第18の絶縁型電界効果トランジスタとがそれらの 順に直列に接続されているとともに、第2の導電型を有 する第19の絶縁型電界効果トランジスタとがそれらの 順に接続されている第2の直列回路との並列回路と、第 2の導電型を有する第20の絶縁型電界効果トランジス タとがそれらの順に直列に接続され、上記第16及び第 17の絶縁型電界効果トランジスタの接続中点と上記第 18及び第19の絶縁型電界効果トランジスタのゲート とが上記読出用データ線DRに接続され、上記第18及 び第19の絶縁型電界効果トランジスタの接続中点と上 記第16及び第17の絶縁型電界効果トランジスタのゲ ートとが上記読出用データ線DR′に接続され、第20 の絶縁型電界効果トランジスタのゲートがセンスアンプ 活性化用信号入力端に導出されている構成を有し、

上記メモリセルMiiの第1の読出回路の第7及び第8の

絶縁型電界効果トランジスタ及び上記メモリセル M_{ij} の上記第2の読出回路の第9及び第10の絶縁型電界効果トランジスタが、上記メモリセル M_{ij} のフリップフロップ回路の第1~第4の絶縁型電界効果トランジスタ、上記メモリセル M_{ij} の第1のトランスファーゲート回路の第5の絶縁型電界効果トランジスタ、上記メモリセル M_{ij} の第2のトランスファーゲート回路の第6の絶縁型電界効果トランジスタ、及び上記読出用ビット線マルチプレクサ回路 $MUXR_{ij}$ の第11及び第12の絶縁型電界効果トランジスタに比し低い閾値電圧を有することを特徴とするメモリ回路。

【請求項2】請求項1記載のメモリ回路において、

上記ビット線プリチャージ回路PRの第13、第14及び第15の絶縁型電界効果トランジスタが、上記メモリセル M_{ij} のフリップフロップ回路の第 $1\sim$ 第4の絶縁型電界効果トランジスタ、上記メモリセル M_{ij} の第1のトランスファーゲート回路の第5の絶縁型電界効果トランジスタ、上記メモリセル M_{ij} の第2のトランスファーゲート回路の第6の絶縁型電界効果トランジスタ、及び上記読出用ビット線マルチプレクサ回路 $MUXR_{ij}$ の第11及び第12の絶縁型電界効果トランジスタに比し低い関値電圧を有することを特徴とするメモリ回路。

【請求項3】請求項1記載のメモリ回路において、上記ビット線センスアンプ回路AMの第17及び第19及び第20の絶縁型電界効果トランジスタが、上記メモリセルM_{ij}のフリップフロップ回路の第1~第4の絶縁型電界効果トランジスタ、上記メモリセルM_{ij}の第1のトランスファーゲート回路の第5の絶縁型電界効果トランジスタ、上記メモリセルM_{ij}の第2のトランスファーゲート回路の第6の絶縁型電界効果トランジスタ、及び上記読出用ビット線マルチプレクサ回路MUXR_jの第11及び第12の絶縁型電界効果トランジスタに比し低い閾値電圧を有することを特徴とするメモリ回路。 【請求項4】請求項1記載のメモリ回路において、

上記ピット線プリチャージ回路PRが、上記プリチャージ用電源端と上記第13及び第14の絶縁型電界効果トランジスタとの間に第1の導電型を有し且つ上記第13、第14及び第15の絶縁型電界効果トランジスタに比し高い関値電圧を有する第21の絶縁型電界効果トランジスタが介挿され、上記第21の絶縁型電界効果トランジスタのゲートがスリープ用信号入力端に導出されている構成を有することを特徴とするメモリ回路。

【請求項5】請求項1記載のメモリ回路において、n個のビット線イコライザ回路 EQ_1 、 EQ_2 …… EQ_1 。を有し、

上記ビット線イコライザ回路EQjが、上記読出用ビット線BRj及びBRjで間に、第2の導電型を有し且つゲートが上記ビット線プリチャージ回路PRのプリチャージ制御用信号入力端と相補性を有するプリチャージ用信号入力端に導出されている第22の絶縁型電界効果トラ

ンジスタが接続されている構成を有し、

上記第22の絶縁型電界効果トランジスタが、上記メモリセル $M_{i,j}$ のフリップフロップ回路の第1~第4の絶縁型電界効果トランジスタ、上記メモリセル $M_{i,j}$ の第1のトランスファーゲート回路の第5の絶縁型電界効果トランジスタ、上記メモリセル $M_{i,j}$ の第2のトランスファーゲート回路の第6の絶縁型電界効果トランジスタ、及び上記読出用ビット線マルチプレクサ回路MUXR $_{i,j}$ の第11及び第12の絶縁型電界効果トランジスタに比し低い閾値電圧を有することを特徴とするメモリ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば1 V以下というような低い電源電圧で作動するようになされたメモリ回路に関する。

[0002]

【従来の技術】従来、図2を伴って次に述べるようなメモリ回路が、「森村他、Proceedings1999 International Symposium on Low Power Electronics and Design, pp.12-17, 1999」などに、提案されている。

【 0003】すなわち、 $m \times n$ 個(ただし、m、nは1以上の整数)のメモリセル M_{11} 、 M_{12} …… M_{1n} ; M_{21} 、 M_{22} …… M_{2n} ;…… M_{m1} 、 M_{m2} …… M_{mn} と、m本の書込兼読出用ワード線 W_1 、 W_2 …… W_m と、n対の書込兼読出用ビット線 B_1 及び B_1 ′、 B_2 及び B_2 ′…… B_n 及び B_n ′と、n 個の書込兼読出用ビット線マルチプレクサ回路 MUX_1 、 MUX_2 …… MUX_n と、n 個のビット線イコライザ回路 EQ_1 、 EQ_2 …… EQ_n と、対の書込兼読出用データ線D及びD′と、ビット線プリチャージ回路PRと、ビット線センスアンプ回路AMとを有する。

[0004] $\{0004\}$ $\{0004\}$ $\{0004\}$ …m、j=1、2……n)が、**①**メモリセル用電源端 1と接地との間に、第1の導電型としてのp型を有する 絶縁型電界効果トランジスタQ1と第1の導電型とは逆 の第2の導電型としてのn型を有する絶縁型電界効果ト ランジスタQ2とがそれらの順に直列に接続されている とともにp型を有する絶縁型電界効果トランジスタQ3 とn型を有する絶縁型電界効果トランジスタQ4とがそ れらの順に直列に接続され、そして、それら絶縁型電界 効果トランジスタQ1及びQ2のゲートが論理信号入出 力端aに導出され、また、絶縁型電界効果トランジスタ Q3及びQ4のゲートが論理信号入出力端a′に導出さ れている構成を有するフリップフロップ回路FFと、② フリップフロップ回路FFの論理信号入出力端aと書込 兼読出用ビット線Bjとの間にn型を有する絶縁型電界 効果トランジスタQ5が接続され、その絶縁型電界効果 トランジスタゲートQ5のゲートが書込兼読出用ワード 線Wiに接続されている構成を有するトランスファーゲ ート回路TGと、3フリップフロップ回路FFの論理信

号入出力端a、と書込兼読出用ビット線 B_{i} 、との間に n型を有する絶縁型電界効果トランジスタQ6が接続され、その絶縁型電界効果トランジスタQ6のゲートが書込兼読出用ワード線 W_{i} 、に接続されている構成を有するトランスファーゲート回路TG、とを有する。

【0005】また、書込兼読出用ビット線マルチプレクサ回路 MUX_j が、書込兼読出用ビット線 B_j 及び B_j だれ型を有する絶縁型電界効果トランジスタQ23及びQ24がそれぞれ介挿され、それら絶縁型電界効果トランジスタQ23及びQ24のゲートが列選択用信号入力端 $MUXS_j$ に導出されている構成を有する。

【0006】さらに、書込兼読出用ビット線 B_1 、 B_2 …… B_n が、書込兼読出用ビット線マルチプレクサ回路 MUX_1 、 MUX_2 …… MUX_n の絶縁型電界効果トランジスタQ23をそれぞれ通じて書込兼読出用データ線 Dに接続され、また、書込兼読出用ビット線 B_1 ′、 B_2 ′…… B_n ′が、書込兼読出用ビット線マルチプレクサ回路 MUX_1 、 MUX_2 …… MUX_n の絶縁型電界効果トランジスタQ24をそれぞれ通じて書込兼読出用データ線D′に接続されている構成を有する。

【0007】また、ビット線イコライザ回路 EQ_j が、書込兼読出用ビット線 B_j 及び B_j ′間に、n型を有し且つゲートがプリチャージ用信号入力端 EQS_j に導出されている絶縁型電界効果トランジスタQ22が接続されている構成を有する。

【0008】さらに、ビット線プリチャージ回路PRが、プリチャージ用電源端2と書込兼読出用データ線Dとの間にp型を有する絶縁型電界効果トランジスタQ13が接続され且つプリチャージ用電源端2と書込兼読出用データ線D′との間にp型を有する絶縁型電界効果トランジスタQ14が接続されているとともに、書込兼読出用データ線D及びD′間にp型を有する絶縁型電界効果トランジスタQ13、Q14及びQ15のゲートがプリチャージ制御用信号入力端PRSに導出されている構成を有する。

【0009】また、ビット線センスアンプ回路AMが、センスアンプ用電源端3と接地との間に、①p型を有する絶縁型電界効果トランジスタQ16とn型を有する絶縁型電界効果トランジスタQ17とがそれらの順に直列に接続されている直列回路とp型を有する絶縁型電界効果トランジスタQ18とn型を有する絶縁型電界効果トランジスタQ19とがそれらの順に直列に接続されている直列回路との並列回路と、②n型を有する第20の絶縁型電界効果トランジスタQ16及びQ17の接続中点と絶縁型電界効果トランジスタQ16及びQ17の接続中点と絶縁型電界効果トランジスタQ18及びQ19のが一トとが書込兼読出用データ線Dに接続され、絶縁型電界効果トランジスタQ16及びQ17のゲーとが書込乗表での18及びQ19の接続中点と絶縁型電界効果トランジスタQ16及びQ17のゲーと絶縁型電界効果トランジスタQ16及びQ17のゲー

トとが書込兼読出用データ線D´に接続され、絶縁型電界効果トランジスタQ20のゲートがセンスアンプ活性化用信号入力端AMSに導出されている構成を有する。【0010】さらに、メモリセル M_{ij} におけるフリップフロップ回路FFの絶縁型電界効果トランジスタQ1~Q4、トランスファーゲート回路TGの絶縁型電界効果トランジスタQ5、トランスファーゲート回路TG´の絶縁型電界効果トランジスタQ6、ビット線イコライザ回路EQ $_{ij}$ の絶縁型電界効果トランジスタQ22、書込兼読出用ビット線マルチプレクサ回路MUX $_{ij}$ の絶縁型電界効果トランジスタQ213でQ24、ビット線プリチャージ回路PRの絶縁型電界効果トランジスタQ13~Q15、ビット線センスアンプ回路AMの絶縁型電界効果トランジスタQ16~Q20が、ともに比較的高い関値電圧を有している。

【0011】以上が、従来提案されているメモリ回路の 構成である。このような構成を有するメモリ回路によれ ば、書込兼読出用データ線D及びD′に、高電位及び低 電位でそれぞれ意味づけられた2値表示の「1」及び 「〇」をとるデータの「1」及び「〇」をそれぞれ与え ている状態で、書込兼読出用ワード線Wiに、同じく高 電位及び低電位でそれぞれ意味づけられた2値表示の 「1」及び「0」をとる行選択用信号の「1」を、書込 兼読出用ワード線W_iを選択する信号として与え、次 で、書込兼読出用ビット線マルチプレクサ回路MUX。 の列選択用信号入力端MUXS;に、同じく高電位及び 低電位でそれぞれ意味づけられた 2 値表示の「1」及び 「〇」をとる列選択用信号の「1」を書込兼読出用ビッ ト線B」及びB」、を選択する信号として与えれば、デー タ信号の「1」及び「0」が、書込兼読出用ビット線マ ルチプレクサ回路MUXiの絶縁型電界効果トランジス タQ23及びQ24をそれぞれ通じ、次で、メモリセル Mijのトランスファーゲート回路TGの絶縁型電界効果 トランジスタQ5及びトランスファーゲート回路TG1 の絶縁型電界効果トランジスタQ6をそれぞれ通って、 フリップフロップ回路FFの論理信号入出力端a及び a' にそれぞれ与えられ、これにより、フリップフロッ プ回路FFの絶縁型電界効果トランジスタQ1及びQ4 がオン、絶縁型電界効果トランジスタQ2及びQ3がオ フとなり、このため、メモリセル用電源端1に高電位電 源VDを接続しておけば、フリップフロップ回路FFの 論理信号入出力端 a 及び a ′ に高電位電源 V D の電位 (高電位) 及び接地の低電位をそれぞれとるデータの 「1」及び「0」が得られ、そして、その状態が、爾 後、書込兼読出用ワード線Wiに行選択用信号の「O」 が与えられることによって保たれる、という書込兼読出 用データ線D及びD′にデータの「1」及び「0」をそ れぞれ与えてのデータの書き込みが行われる。なお、書 込兼読出用ワード線Wiに行選択用信号の「O」が与え られるのに応じ、列選択用信号入力端MUXSiに列選

択用信号の「〇」が与えられ、また、書込兼読出用データ線D及びD´にそれまで与えられていたデータの「1」及び「〇」が、それと同じデータの「1」及び「〇」またはそれと異なるデータの「〇」及び「1」になる。

【0012】また、書込兼読出用データ線D及びD′ に、データの「0」及び「1」をそれぞれ与えられてい る状態で、書込兼読出用ワード線Wiに、行選択用信号 の「1」を与えられ、次で、書込兼読出用ビット線マル チプレクサ回路MUXiの列選択用信号入力端MUXSi に列選択用信号の「1」を与えれば、データ信号の 「0」及び「1」が、書込兼読出用ビット線マルチプレ クサ回路MUX_iの絶縁型電界効果トランジスタQ23 及びQ24をそれぞれ通り、次で、メモリセル $M_{i,j}$ のト ランスファーゲート回路TGの絶縁型電界効果トランジ スタQ5及びトランスファーゲート回路TG'の絶縁型 電界効果トランジスタQ6をそれぞれ通って、フリップ フロップ回路FFの論理信号入出力端a及びa′にそれ ぞれ与えられ、これにより、フリップフロップ回路FF の絶縁型電界効果トランジスタQ2及びQ3がオン、絶 縁型電界効果トランジスタQ1及びQ4がオフとなっ て、フリップフロップ回路FFの論理信号入出力端a及 びa′にデータの「0」及び「1」がそれぞれ得られ、 そして、その状態が、爾後、書込兼読出用ワード線W。 に行選択用信号の「〇」が与えられることによって保た れる、という書込兼読出用データ線D及びD´にデータ の「0」及び「1」をそれぞれ与えてのデータの書き込 みが行われる。なお、書込兼読出用ワード線W; に行選 択用信号の「〇」が与えられるのに応じ、列選択用信号 入力端MUXSiに列選択用信号の「O」が与えられ、 また、書込兼読出用データ線D及びD′にそれぞれいま まで与えられているデータの「〇」及び「1」が、それ と同じデータの「0」及び「1」またはそれと異なるデ ータの「1」及び「0」にそれぞれなる。

【0013】また、書込兼読出用ビット線マルチプレク サ回路MUXjの列選択用信号入力端MUXSjに列選択 用信号の「1」を与え、それと同時にまたはそれと前後 して、ビット線イコライザ回路EQiのプリチャージ制 御用信号入力端EQS_j及びビット線プリチャージ回路 PRのプリチャージ制御用信号入力端PRSに、高電位 及び低電位でそれぞれ意味づけられた2値表示の「1」 及び「0」をとるプリチャージ制御用信号の「1」及び 「0」をそれぞれ与えれば、プリチャージ用電源端3に 高電位電源VDを接続しておくことによって、書込兼読 出用データ線D及び接地間のデータ線容量CD、及び書 込兼読出用データ線D、及び接地間のデータ線容量C D´が、高電位電源VDによって、ビット線プリチャー ジ回路 PRの絶縁型電界効果トランジスタQ13、及び Q14をそれぞれ通って、高電圧に充電され、そして、 それらの充電電圧が、ビット線プリチャージ回路PRの

絶縁型電界効果トランジスタQ15によって等化される、という状態が得られるとともに、書込兼読出用ビット線B $_{\rm j}$ 及び接地間のビット線容量 $_{\rm c}$ B $_{\rm j}$ 、及び書込兼読出用ビット線B $_{\rm j}$ 、及び接地間のビット線容量 $_{\rm c}$ B $_{\rm j}$ が、上述したように高電圧に充電されていることにより高電位電源とみなされるデータ線容量 $_{\rm c}$ CD及び $_{\rm c}$ CD、による高電位電源によって、書込兼読出用ビット線マルチプレクサ回路 $_{\rm c}$ MUX $_{\rm j}$ の絶縁型電界効果トランジスタQ23及びQ24をそれぞれ通って、高電位に充電され、そして、それらの充電電圧が、ビット線イコライザ回路EQ $_{\rm j}$ の絶縁型電界効果トランジスタQ22によって等化されている、という状態が得られる。

【0014】そして、そのような状態から、書込兼読出 用ワード線Wiに行選択用信号の「1」を与え、それと 同時にまたはそれと前後して、ビット線センスアンプ回路AMのセンスアンプ活性化用信号入力端AMSに、高電位及び低電位でそれぞれ意味づけられた2値表示の「1」及び「0」をそれぞれとるセンスアンプ活性化用信号の「1」を与えれば、いま、①メモリセルMijがそのフリップフロップ回路FFの論理信号入出力端a及び a´にデータの「1」及び「0」をそれぞれ出力しているデータの書込状態であるとするとき、そのデータの「1」及び「0」が次に述べるようにして、読み出される。

【0015】すなわち、この場合、ビット線容量 CB_j 及びデータ線容量CDは実質的に充電もされなければ充電電荷を実質的に放電もせず、よって、書込兼読出用データ線Dにデータの「1」が得られるが、ビット線容量 CB_j 、の充電電荷がメモリセル $M_{i,j}$ のトランスファーゲート回路TG、の絶縁型電界効果トランジスタQ6及びフリップフロップ回路FFの絶縁型電界効果トランジスタQ4を通じて接地に放電されるとともに、データ線容量CD、の充電電荷も書込兼読出用ビット線マルチプレクサ回路 MUX_j の絶縁型電界効果トランジスタQ24、メモリセル $M_{i,j}$ のトランスファーゲート回路TG、の絶縁型電界効果トランジスタQ4を通じて接地に放電され、よって、書込兼読出用データ線D、にデータの「0」が得られる。

【0016】このため、書込兼読出用データ線Dが、ビット線センスアンプ回路AMの絶縁型電界効果トランジスタQ16を通じてセンスアンプ用電源端3に接続され、また書込兼読出用データ線Dが、ビット線センスアンプ回路AMの絶縁型電界効果トランジスタQ19及びQ20を通じて接地に接続され、よって、書込兼読出用データ線D及びD´に、データの「1」及び「0」が、メモリセルMijのフリップフロップ回路FFの論理信号入出力端a及びa´にそれぞれ得られているデータの「1」及び「0」に比しそれぞれ増幅されている態様で得られる、というメモリセルMijのフリップフロップ

回路FFの論理信号入出力端 a 及び a ' にデータの「1」及び「0」をそれぞれ出力しているデータの書込 状態からのデータの読み出しが行われる。

【0017】また、②メモリセルMijがそのフリップフロップ回路FFの論理信号入出力端a及びa'にデータの「0」及び「1」をそれぞれ出力しているデータの書込状態であるとするとき、そのデータの「0」及び「1」が次に述べるようにして読み出される。

【0018】すなわち、この場合、ビット線容量C B_j 、及びデータ線容量CD、は実質的に充電もされなければ充電電荷を実質的に放電もせず、よって、書込兼読出用データ線D、にデータの「1」が得られるが、ビット線容量CB $_j$ の充電電荷がメモリセル M_{ij} のトランスファーゲート回路TGの絶縁型電界効果トランジスタQ5及びフリップフロップ回路FFの絶縁型電界効果トランジスタQ2を通じて接地に放電されるとともに、データ線容量CDの充電電荷も書込兼読出用ビット線マルチプレクサ回路MUX $_j$ の絶縁型電界効果トランジスタQ11、メモリセル M_{ij} のトランスファーゲート回路TGの絶縁型電界効果トランジスタQ2を通じて接地に放電され、よって、書込兼読出用データ線Dにデータの「0」が得られる。

【0019】このため、書込兼読出用データ線D′が、ビット線センスアンプ回路AMの絶縁型電界効果トランジスタQ18を通じてセンスアンプ用電源端3に接続され、また書込兼読出用データ線Dがビット線センスアンプ回路AMの絶縁型電界効果トランジスタQ17及びQ20を通じて接地に接続され、よって、書込兼読出用データ線D及びD′に、データの「0」及び「1」が、メモリセルMijのフリップフロップ回路FFの論理信号入出力端a及びa′にそれぞれ得られているデータの

「O」及び「1」に比しそれぞれ増幅されている態様で得られる、というメモリセル M_{ij} のフリップフロップ回路FFの論理信号入出力端a及びa´にデータの「O」及び「1」をそれぞれ出力しているデータの書込状態からのデータの読み出しが行われる。なお、上述したデータの読み出しが行われたところで、書込兼読出用ワード線 W_i に行選択用信号の「O」が与えられ、またビット線センスアンプ回路AMのセンスアンプ活性化用信号入力端AMSにセンスアンプ活性化用信号の「O」が与えられる。

【0020】上述したところから、図2に示すメモリ回路によれば、メモリセル M_{ij} に、書込兼読出用データ線D及びD'にそれぞれ与えるデータの「1」及び「0」、または「0」及び「1」を書き込むことができ、また、その書き込まれたデータの「1」及び「0」、または「0」及び「1」を、書込兼読出用データ線D及びD'にそれぞれ増幅して読み出すことができることが明らかである。

【0021】また、図2に示す従来のメモリ回路によれ ば、書込兼読出用ビット線B;及びB;、及び書込兼読 出用データ線D及びD′を、書込兼読出用ビット線Bj 及び接地間のビット線容量CBj、及び書込兼読出用ビ ット線B_j及び接地間のビット線容量CB_j、が、書込兼 読出用データ線D及び接地間のデータ線容量CD、及び 書込兼読出用データ線D、及び接地間のデータ線容量C D'に比し大であるように、予め形成しておけば、書込 兼読出用ビット線Bi及びBi、上の電位変動に対する書 込兼読出用データ線D及びD′上の電位変動が、書込兼 読出用ビット線B_i及びB_i、上の電位変動に比し、大き く得られるので、上述したデータの「1」及び「0」、 または「0」及び「1」の読み出し時において、メモリ セル $M_{i,j}$ に書き込まれたデータの「1」及び「0」、ま たは「0」及び「1」が書込兼読出用ビット線マルチプ レクサ回路MUX_jの絶縁型電界効果トランジスタQ1 1及びQ12によってそれぞれ増幅されてビット線セン スアンプ回路AMの論理信号入出力端b及びb′に、高 速に与えられ、このため、ビット線センスアンプ回路A Mが、その論理信号入出力端b及びb′に与えられるデ ータの「1」及び「0」、または「0」及び「1」に高 速に応答し、よって、データの読み出しを高速に行うこ とができる、という特徴を有する。

【0022】さらに、ビット線容量CB_j及びCB_j′が、ビット線プリチャージ回路PRのプリチャージ用電源端2に接続される高電位電源によって充電されるデータ線容量CD及びCD′の充電電圧よりも、書込兼読出用ビット線マルチプレクサ回路MUX_jの絶縁型電界効果トランジスタQ23及びQ24の関値電圧分低い充電電圧にしか充電されないので、その分、高電位電源の消費電力が少なくて済む、という特徴を有する。

[0023]

【発明が解決しようとする課題】 ところで、図2に示す 従来のメモリ回路の場合、上述した高電位電源の消費電 力が少なくて済む、という特徴それ自体は、上述したと ころから明らかなように、書込兼読出用ビット線マルチ プレクサ回路MUX_jの絶縁型電界効果トランジスタQ 23及びQ24の閾値電圧が高ければ高い程、より大き く発揮するが、その書込兼読出用ビット線マルチプレク サ回路MUXiの絶縁型電界効果トランジスタQ23及 $\mathcal{U}Q24$ 、他の、メモリセル M_{ij} のフリップフロップ回 路FFの絶縁型電界効果トランジスタQ1~Q4、メモ リセルMijのトランスファーゲート回路TGの絶縁型電 界効果トランジスタQ5及びトランスファーゲート回路 TG′の絶縁型電界効果トランジスタQ6、ビット線イ コライザ回路EQの絶縁型電界効果トランジスタQ2 2、ビット線プリチャージ回路PRの絶縁型電界効果ト ランジスタQ13~Q25、ビット線センスアンプ回路 AMの絶縁型電界効果トランジスタQ16~Q22を含 め、全ての絶縁型電界効果トランジスタを高い閾値電圧 を有するものとしている。

【0024】そして、そのように全ての絶縁型電界効果トランジスタを高い閾値電圧を有するものとしているのは各絶縁型電界効果トランジスタに不必要にリーク電流が流れるのを回避せんがためである。

【0025】しかしながら、このようにして全ての絶縁型電界効果トランジスタを高い閾値電圧を有するものとした場合、メモリセル用電源端1、プリチャージ用電源端2及びセンスアンプ用電源端3に対する高電位電源を、例えば1V以下というように低い電源とすることが種々の理由で望まれていることから、そのようにした場合、上述したデータの読み出しを高速に行うことができる、という特徴を得ようとしても、その特徴を十分発揮し得ず、よって、データの読み出しを高速に行うことに一定の限度を有していた、などの問題点があった。

【0026】よって、本発明は、上述した問題点を解決することができる新規なメモリ回路を提案せんとするものである。

[0027]

【課題を解決するための手段】本発明によるメモリ回路 は、(i) m×n個(ただし、m、nは1以上の整数) のメモリセル M_{11} 、 M_{12} …… M_{1n} ; M_{21} 、 M_{22} …… M_{2n} ; …… M_{m1} 、 M_{m2} …… M_{mn} と、m本の書込用ワ ード線WW₁、WW₂·······WW_mと、m本の読出用ワー ド線WR₁、WR₂········WR_nと、n対の書込用ビット 線BW₁及びBW₁′、BW₂及びBW₂′···········BW_n及 びBWn'と、n対の読出用ビット線BR1及びB R₁′、BR₂及びBR₂′·········BR_n及びBR_n′と、 n個の読出用ビット線マルチプレクサ回路MUXR₁、 MUXR₂······MUXR_nと、対の読出用データ線DR 及びDR′と、ビット線プリチャージ回路PRと、ビッ ト線センスアンプ回路AMとを有し、(ii)上記メモ リセル $M_{i,j}$ ($i=1, 2\cdots m, j=1, 2\cdots$ n)が、①メモリセル用電源端と接地との間に、第1の 導電型を有する第1の絶縁型電界効果トランジスタと第 1の導電型とは逆の第2の導電型を有する第2の絶縁型 電界効果トランジスタとがそれらの順に直列に接続され ているとともに第1の導電型を有する第3の絶縁型電界 効果トランジスタと第2の導電型を有する第4の絶縁型 電界効果トランジスタとがそれらの順に直列に接続さ れ、上記第1及び第2の絶縁型電界効果トランジスタの ゲートが第1の論理信号入出力端に導出され、上記第3 及び第4の絶縁型電界効果トランジスタのゲートが第2 の論理信号入出力端に導出されている構成を有するフリ ップフロップ回路と、②上記フリップフロップ回路の第 1の論理信号入出力端と上記書込用ビット線BW_iとの 間に第2の導電型を有する第5の絶縁型電界効果トラン ジスタが接続され、その第5の絶縁型電界効果トランジ スタのゲートが上記書込用ワード線WWiに接続されて いる構成を有する第1のトランスファーゲート回路と、

③上記フリップフロップ回路の第2の論理信号入出力端 と上記書込用ビット線 BW、、との間に第2の導電型を 有する第6の絶縁型電界効果トランジスタが接続され、 その第6の絶縁型電界効果トランジスタのゲートが上記 書込用ワード線WW_iに接続されている構成を有する第 2のトランスファーゲート回路と、 Φ上記読出用ビット 線BR;と接地との間に第2の導電型を有する第7の絶 縁型電界効果トランジスタと第2の導電型を有する第8 の絶縁型電界効果トランジスタとがそれらの順に直列に 接続され、上記第7の絶縁型電界効果トランジスタのゲ ートが上記読出用ワード線WRiに接続され、上記第8 の絶縁型電界効果トランジスタのゲートが上記フリップ フロップ回路の第2の論理信号入出力端に接続されてい る構成を有する第1の読出回路と、6上記読出用ビット 線BR; と接地との間に第2の導電型を有する第9の 絶縁型電界効果トランジスタと第2の導電型を有する第 10の絶縁型電界効果トランジスタとがそれらの順に直 列に接続され、上記第9の絶縁型電界効果トランジスタ のゲートが上記読出用ワード線WR;に接続され、上記 第10の絶縁型電界効果トランジスタのゲートが上記フ リップフロップ回路の第1の論理信号入出力端に接続さ れている構成を有する第2の読出回路とを有し、(i i i)上記読出用ビット線マルチプレクサ回路 $MUXR_{i}$ が、上記読出用ビット線BR_j及びBR_j′に第2の導電 型を有する第11及び第12の絶縁型電界効果トランジ スタがそれぞれ介挿され、それら第11及び第12の絶 縁型電界効果トランジスタのゲートが列選択用信号入力 端に導出されている構成を有し、(iv)上記読出用ビ ット線BR₁、BR₂··········BR_nが、上記読出用ビット 線マルチプレクサ回路MUXR₁、MUXR₂·······MU XR_nの第11の絶縁型電界効果トランジスタをそれぞ れ通じて、上記読出用データ線DRに接続され、(v) 上記ビット線プリチャージ回路PRが、プリチャージ用 電源端と上記読出用データ線DRとの間に第1の導電型 を有する第13の絶縁型電界効果トランジスタが接続さ れ且つ上記プリチャージ用電源端と上記読出用データ線 DR′との間に第1の導電型を有する第14の絶縁型電 界効果トランジスタが接続されているとともに、上記読 出用データ線DR及びDR′間に第1の導電型を有する 第15の絶縁型電界効果トランジスタが接続され、上記 第13、第14及び第15の絶縁型電界効果トランジス タのゲートがプリチャージ制御用信号入力端に導出され ている構成を有し、(vi)上記ピット線センスアンプ 回路AMが、センスアンプ用電源端と接地との間に、第 1の導電型を有する第16の絶縁型電界効果トランジス タと第2の導電型を有する第17の絶縁型電界効果トラ ンジスタとがそれらの順に直列に接続されている第1の 直列回路と第1の導電型を有する第18の絶縁型電界効 果トランジスタとがそれらの順に直列に接続されている とともに、第2の導電型を有する第19の絶縁型電界効 果トランジスタとがそれらの順に接続されている第2の 直列回路との並列回路と、第2の導電型を有する第20 の絶縁型電界効果トランジスタとがそれらの順に直列に 接続され、上記第16及び第17の絶縁型電界効果トラ ンジスタの接続中点と上記第18及び第19の絶縁型電 界効果トランジスタのゲートとが上記読出用データ線D Rに接続され、上記第18及び第19の絶縁型電界効果 トランジスタの接続中点と上記第16及び第17の絶縁 型電界効果トランジスタのゲートとが上記読出用データ 線DR′に接続され、第20の絶縁型電界効果トランジ スタのゲートがセンスアンプ活性化用信号入力端に導出 されている構成を有し、(vii)上記メモリセルMij の第1の読出回路の第7及び第8の絶縁型電界効果トラ ンジスタ及び上記メモリセルMijの上記第2の読出回路 の第9及び第10の絶縁型電界効果トランジスタが、上 記メモリセル M_{ij} のフリップフロップ回路の第1~第4 の絶縁型電界効果トランジスタ、上記メモリセルMijの 第1のトランスファーゲート回路の第5の絶縁型電界効 果トランジスタ、上記メモリセルMijの第2のトランス ファーゲート回路の第6の絶縁型電界効果トランジス タ、及び上記読出用ビット線マルチプレクサ回路MUX R_iの第11及び第12の絶縁型電界効果トランジスタ に比し低い閾値電圧を有する。

【0028】この場合、上記ビット線プリチャージ回路 PRの第13、第14及び第15の絶縁型電界効果トランジスタが、上記メモリセル M_{ij} のフリップフロップ回路の第1~第4の絶縁型電界効果トランジスタ、上記メモリセル M_{ij} の第1のトランスファーゲート回路の第5の絶縁型電界効果トランジスタ、上記メモリセル M_{ij} の第2のトランスファーゲート回路の第6の絶縁型電界効果トランジスタ、及び上記読出用ビット線マルチプレクサ回路 $MUXR_{ij}$ の第11及び第12の絶縁型電界効果トランジスタに比し低い閾値電圧を有するのを可とする。

【0029】また、上記ビット線センスアンプ回路AM の第17及び第19及び第20の絶縁型電界効果トラン ジスタが、上記メモリセルMijのフリップフロップ回路 の第1~第4の絶縁型電界効果トランジスタ、上記メモ リセルMijの第1のトランスファーゲート回路の第5の 絶縁型電界効果トランジスタ、上記メモリセルMijの第 2のトランスファーゲート回路の第6の絶縁型電界効果 トランジスタ、及び上記読出用ビット線マルチプレクサ 回路MUXR_iの第11及び第12の絶縁型電界効果ト ランジスタに比し低い閾値電圧を有するのを可とする。 【0030】さらに、上記ビット線プリチャージ回路P Rが、上記プリチャージ用電源端と上記第13及び第1 4の絶縁型電界効果トランジスタとの間に第1の導電型 を有し且つ上記第13、第14及び第15の絶縁型電界 効果トランジスタに比し高い閾値電圧を有する第21の 絶縁型電界効果トランジスタが介挿され、上記第21の 絶縁型電界効果トランジスタのゲートがスリープ用信号 入力端に導出されている構成を有するのを可とする。

【0031】また、n個のビット線イコライザ回路EQ 1、EQ2·······EQnを有し、そのビット線イコライザ 回路EQ_iが、上記読出用ビット線BR_i及びBR_i/間 に、第2の導電型を有し且つゲートが上記ビット線プリ チャージ回路PRのプリチャージ制御用信号入力端と相 補性を有するプリチャージ用信号入力端に導出されてい る第22の絶縁型電界効果トランジスタが接続されてい る構成を有し、上記第22の絶縁型電界効果トランジス タが、上記メモリセルM_{ij}のフリップフロップ回路の第 1~第4の絶縁型電界効果トランジスタ、上記メモリセ ルMijの第1のトランスファーゲート回路の第5の絶縁 型電界効果トランジスタ、上記メモリセルMijの第2の トランスファーゲート回路の第6の絶縁型電界効果トラ ンジスタ、及び上記読出用ビット線マルチプレクサ回路 MUXR:の第11及び第12の絶縁型電界効果トラン ジスタに比し低い閾値電圧を有するのを可とする。

[0032]

【発明の実施の形態】次に、図1を伴って本発明による メモリ回路の実施の形態を述べよう。図1において、図 2との対応部分には同一符号を付して示す。

【0033】図1 に示す本発明によるメモリ回路は、次に述べる構成を有する。すなわち、図2 に示す従来のメモリ回路の場合と同様に、 $m \times n$ 個 (ただし、m、nは 1以上の整数)のメモリセル $M_{11} \sim M_{1n}$ 、 $M_{21} \sim M_{2n}$ 、…… $M_{n1} \sim M_{nn}$ を有する。

【0034】また、図2に示す従来のメモリ回路の場合のm本の書込兼読出用ワード線 $W_1 \sim W_m$ に対応している、m本の書込用ワード線 $WW_1 \sim WW_m$ と、m本の読出用ワード線 $WR_1 \sim WR_m$ とを有する。

【0035】さらに、図2に示す従来のメモリ回路の場合のn対の書込兼読出用ビット線 B_1 及び B_1 ′~ B_n 及び B_n ′に対応している、n対の書込用ビット線 BW_1 及び BW_1 ′~ BW_n 及び BW_n ′と、n対の読出用ビット線 BR_1 及び BR_1 ′~ BR_n 及び BR_n ′とを有する。

【0036】また、図2に示す従来のメモリ回路の場合のn個の書込兼読出用ビット線マルチプレクサ回路 MUX_1 ~ MUX_n に対応している、n 個の書込用ビット線マルチプレクサ回路 $MUXW_1$ ~ $MUXW_n$ と、n 個の読出用ビット線マルチプレクサ回路 $MUXR_1$ ~ $MUXR_n$ とを有する。

【0037】さらに、図2に示す従来のメモリ回路の場合と同様に、n個のビット線イコライザ回路 $EQ_1 \sim EQ_n$ を有する。

【0038】また、図2に示す従来のメモリ回路の場合の対の書込兼読出用データ線D及びD'に対応している、対の書込用データ線DW及びDW'と、対の読出用データ線DR及びDR'とを有する。

【0039】さらに、図2に示す従来のメモリ回路の場

合と同様に、ビット線プリチャージ回路PRと、ビット 線センスアンプ回路AMとを有する。

【0040】そして、メモリセル $M_{i,j}$ (i=1、2…… …m、j=1、2……n)が、図2に示す従来のメモ リ回路の場合に準じて、Φメモリセル用電源端1と接地 との間に、第1の導電型としてのp型を有する絶縁型電 界効果トランジスタQ1と第1の導電型とは逆の第2の 導電型としてのn型を有する絶縁型電界効果トランジス タQ2とがそれらの順に直列に接続されているとともに p型を有する絶縁型電界効果トランジスタQ3とn型を 有する絶縁型電界効果トランジスタQ4とがそれらの順 に直列に接続され、そして、それら絶縁型電界効果トラ ンジスタQ1及びQ2のゲートが論理信号入出力端 aに 導出され、また、絶縁型電界効果トランジスタQ3及び Q4のゲートが論理信号入出力端a′に導出されている 構成を有するフリップフロップ回路FFと、②フリップ フロップ回路FFの論理信号入出力端aと書込用ビット 線BWjとの間にn型を有する絶縁型電界効果トランジ スタQ5が接続され、その絶縁型電界効果トランジスタ ゲートQ5のゲートが書込用ワード線 WW_i に接続され ている構成を有するトランスファーゲート回路TGと、 ③フリップフロップ回路FFの論理信号入出力端a′と 書込用ビット線BWi′との間にn型を有する絶縁型電 界効果トランジスタQ6が接続され、その絶縁型電界効 果トランジスタQ6のゲートが書込用ワード線WWi' に接続されている構成を有するトランスファーゲート回 路TG′とを有するとともに、図2に示す従来のメモリ 回路の場合とは異なり、 ②読出用ビット線 BR_jと接地 との間にn型の絶縁型電界効果トランジスタQ7とn型 の絶縁型電界効果トランジスタQ8とがそれらの順に直 列に接続され、絶縁型電界効果トランジスタQ7のゲー トが読出用ワード線WR; に接続され、絶縁型電界効果 トランジスタQ8のゲートがフリップフロップ回路FF の論理信号入出力端a^に接続されている構成を有する 読出回路RRと、⑤読出用ビット線BR_j′と接地との 間にn型の絶縁型電界効果トランジスタQ9とn型の絶 縁型電界効果トランジスタQ10とがそれらの順に直列 に接続され、絶縁型電界効果トランジスタQ9のゲート が読出用ワード線WRiに接続され、絶縁型電界効果ト ランジスタQ10のゲートがフリップフロップ回路FF の論理信号入出力端aに接続されている構成を有する読 出回路RR′とを有する。

【0041】また、図2に示す従来のメモリ回路の場合に準じて、書込用マルチプレクサ回路MUXWjが、書込用ビット線BWj及びBWj/にn型を有する絶縁型電界効果トランジスタQ23及びQ24がそれぞれ介挿され、それら絶縁型電界効果トランジスタQ23及びQ24のゲートが書込用列選択用信号入力端MUXWSjに導出されている構成を有する。

【0042】さらに、図2に示す従来のメモリ回路の場

合に準じて、書込用ビット線 BW_1 、 BW_2 …… BW_n が、書込用マルチプレクサ回路 $MUXW_1$ 、 $MUXW_2$ …… $MUXW_n$ の絶縁型電界効果トランジスタ23をそれぞれ通じて書込用データ線 DWに接続されている構成を有し、また、書込用ビット線 BW_1 ′、 BW_2 ′……… BW_n ′が、書込用マルチプレクサ回路 $MUXW_1$ 、 $MUXW_2$ …… $MUXW_n$ の絶縁型電界効果トランジスタ24をそれぞれ通じて書込用データ線 DW′に接続されている構成を有する。

【0043】また、図2に示す従来のメモリ回路の場合に準じて、読出用ビット線 BR_1 、 BR_2 ……… BR_n が、読出用マルチプレクサ回路 $MUXR_1$ 、 $MUXR_2$ ……… $MUXR_n$ の絶縁型電界効果トランジスタQ11をそれぞれ通じて読出用データ線DRに接続されている構成を有し、また、読出用ビット線 BR_1 ′、 BR_2 ′……… BR_n ′が、読出用マルチプレクサ回路 $MUXR_1$ 、 $MUXR_2$ ……… $MUXR_n$ の絶縁型電界効果トランジスタQ12をそれぞれ通じて読出用データ線DR′に接続されている構成を有する。

【0044】さらに、図2に示す従来のメモリ回路の場合に準じて、ビット線イコライザ回路 EQ_j が、読出用ビット線 BR_j 及び BR_j 間に、n型を有し且つゲートがプリチャージ用信号入力端 EQS_j に導出されている 絶縁型電界効果トランジスタQ22が接続されている構成を有する。

【0045】また、図2に示す従来のメモリ回路の場合に準じて、ビット線プリチャージ回路PRが、プリチャージ用兼センスアンプ用電源端23と読出用データ線DRとの間にp型を有する絶縁型電界効果トランジスタQ21を介してp型を有する絶縁型電界効果トランジスタQ13が接続され且つプリチャージ用電源端2と読出用データ線DR、との間に絶縁型電界効果トランジスタQ14が接続されているとともに、読出用データ線DR及びDR、間にp型を有する絶縁型電界効果トランジスタQ15が接続され、絶縁型電界効果トランジスタQ215が接続され、絶縁型電界効果トランジスタQ21のゲートがスリープ用信号入力端PRSSに接続され、絶縁型電界効果トランジスタQ15のゲートがプリチャージ制御用信号入力端PRSに導出されている構成を有する。

【0046】さらに、図2に示す従来のメモリ回路の場合に準じて、ビット線センスアンプ回路AMが、プリチャージ用兼センスアンプ用電源端23と接地との間に、〇ビット線プリチャージ回路PRで上述した絶縁型電界効果トランジスタQ16とn型を有する絶縁型電界効果トランジスタQ17とがそれらの順に直列に接続されている直列回路とp型を有する絶縁型電界効果トランジスタQ18とn型を有する絶縁型電界効果トランジスタQ19とがそれらの順に直列に接続されている直列回路と

の並列回路と、③n型を有する絶縁型電界効果トランジスタQ20とがそれらの順に直列に接続され、絶縁型電界効果トランジスタQ16及びQ17の接続中点と絶縁型電界効果トランジスタQ18及びQ19のゲートとが読出用データ線DRに接続され、絶縁型電界効果トランジスタQ18及びQ19の接続中点と絶縁型電界効果トランジスタQ16及びQ17のゲートとが読出用データ線DR′に接続され、絶縁型電界効果トランジスタQ20のゲートがセンスアンプ活性化用信号入力端AMSに導出されている構成を有する。

 ${0047}$ また、メモリセル M_{ij} におけるフリップフ ロップ回路FFの絶縁型電界効果トランジスタQ1~Q 4、トランスファーゲート回路TGの絶縁型電界効果ト ランジスタQ5、トランスファーゲート回路TG1の絶 縁型電界効果トランジスタQ6、書込用マルチプレクサ 回路MUXW;の絶縁型電界効果トランジスタQ23及 びQ24、読出用マルチプレクサ回路MUXR;の絶縁 型電界効果トランジスタQ11及びQ12、ビット線プ リチャージ回路PRの絶縁型電界効果トランジスタQ2 1、及びビット線センスアンプ回路AMの絶縁型電界効 果トランジスタQ16及びQ18が、図2に示す従来の メモリ回路の場合と同様に、高い閾値電圧を有し、読出 回路RRの絶縁型電界効果トランジスタQ7及びQ8、 読出回路RR′の絶縁型電界効果トランジスタQ9及び Q10、ビット線イコライザ回路EQiの絶縁型電界効 果トランジスタQ22、ビット線プリチャージ回路PR の絶縁型電界効果トランジスタQ13及びQ14、ビッ ト線センスアンプ回路AMの絶縁型電界効果トランジス タQ17、Q18及びQ20が、メモリセルM;,におけ るフリップフロップ回路FFの絶縁型電界効果トランジ スタQ1~Q4、トランスファーゲート回路TGの絶縁 型電界効果トランジスタQ5、トランスファーゲート回 路TG′の絶縁型電界効果トランジスタQ6、書込用マ ルチプレクサ回路MUXWiの絶縁型電界効果トランジ スタQ23及びQ24、読出用マルチプレクサ回路MU XR_jの絶縁型電界効果トランジスタQ11及びQ1 2、ビット線プリチャージ回路 PRの絶縁型電界効果ト ランジスタQ21、及びビット線センスアンプ回路AM の絶縁型電界効果トランジスタQ16及びQ18に比 し、低い閾値電圧を有している。

【0048】以上が、本発明によるメモリ回路の実施の形態の構成である。このような構成を有する本発明によるメモリ回路によれば、図2に示す従来のメモリ回路の場合に準じて、書込用データ線DW及びDW'に、高電位及び低電位でそれぞれ意味づけられた2値表示の「1」及び「0」をそれぞれ与えている状態で、書込用ワード線WWiに、同じく高電位及び低電位でそれぞれ意味づけられた2値表示の「1」及び「0」をとる行選択用信号の「1」を、書込用ワード線WWiを選択する信号として与え、次

で、書込用ビット線マルチプレクサ回路MUXW;の列 選択用信号入力端MUXWS;に、同じく高電位及び低 電位でそれぞれ意味づけられた2値表示の「1」及び 「O」をとる列選択用信号の「1」を書込用ビット線B W_j及びBW_j を選択する信号として与えれば、データ 信号の「1」及び「0」が、書込用ビット線マルチプレ クサ回路MUXW_iの絶縁型電界効果トランジスタQ2 3及びQ24をそれぞれ通り、次で、メモリセルMijの トランスファーゲート回路TGの絶縁型電界効果トラン ジスタQ5及びトランスファーゲート回路TG'の絶縁 型電界効果トランジスタQ6をそれぞれ通って、フリッ プフロップ回路FFの論理信号入出力端a及びa^にそ れぞれ与えられ、これにより、フリップフロップ回路F Fの絶縁型電界効果トランジスタQ1及びQ4がオン、 絶縁型電界効果トランジスタQ2及びQ3がオフとな り、このため、メモリセル用電源端1に高電位電源VD を接続しておけば、フリップフロップ回路FFの論理信 号入出力端a及びa′に高電位電源VDの電位(高電 位)及び接地の低電位をそれぞれとるデータの「1」及 び「〇」がそれぞれ得られ、そして、その状態が、爾 後、書込用ワード線WWiに行選択用信号の「O」が与 えられることによって保たれる、という書込用データ線 DW及びDW′にデータの「1」及び「0」をそれぞれ 与えてのデータの書き込みが行われる。なお、書込用ワ ード線WWiに行選択用信号の「O」が与えられるのに 応じ、列選択用信号入力端MUXWS」に列選択用信号 の「O」が与えられ、書込用データ線DW及びDW′に それぞれいままで与えられたデータの「1」及び「0」 が、それと同じデータの「1」及び「0」またはそれと 異なるデータの「〇」及び「1」にそれぞれなる。 【0049】また、書込用データ線DW及びDW′に、 データの「0」及び「1」をそれぞれ与えている状態 で、書込用ワード線WWiに、行選択用信号の「1」を 与え、次で、書込用ビット線マルチプレクサ回路MUX Wiの列選択用信号入力端MUXWSiに列選択用信号の 「1」を与えれば、データ信号の「0」及び「1」が、 書込用ビット線マルチプレクサ回路MUXW;の絶縁型 電界効果トランジスタQ23及びQ24をそれぞれ通 り、次で、メモリセルMijのトランスファーゲート回路 TGの絶縁型電界効果トランジスタQ5及びトランスフ ァーゲート回路TG'の絶縁型電界効果トランジスタQ 6をそれぞれ通って、フリップフロップ回路FFの論理 信号入出力端a及びa^にそれぞれ与えられ、これによ り、フリップフロップ回路FFの絶縁型電界効果トラン ジスタQ2及びQ3がオン、絶縁型電界効果トランジス タQ1及びQ4がオフとなって、フリップフロップ回路 FFの論理信号入出力端a及びa′にデータの「O」及 び「1」がそれぞれ得られ、そして、その状態が、爾 後、書込用ワード線WW;に行選択用信号の「O」が与

えられることによって保たれる、という書込用データ線

DW及びDW、に「0」及び「1」をそれぞれ与えてのデータの書き込みが行われる。なお、書込用ワード線W W_i に行選択用信号の「0」が与えられるのに応じ、列選択用信号入力端 $MUXWS_i$ に列選択用信号の「0」が与えられ、また、書込用データ線DW及びDW、にそれぞれいままで与えられていたデータの「0」及び「1」が、それと同じデータの「0」及び「1」またはそれと異なるデータの「1」及び「0」にそれぞれなる。

【0050】また、スリープ用信号入力端PRSSに高 電位及び低電位でそれぞれ意味づけられた2値表示の 「1」及び「0」をとるスリープ用信号の「1」を与 え、次で、読出用ビット線マルチプレクサ回路MUXR jの列選択用信号入力端MUXRS,に列選択用信号の 「1」を与え、それと同時にまたはそれと前後して、ビ ット線イコライザ回路EQ;のプリチャージ制御用信号 入力端EQSj及びビット線プリチャージ回路PRのプ リチャージ制御用信号入力端PRSに、高電位及び低電 位でそれぞれ意味づけられた2値表示の「1」及び 「〇」をとるプリチャージ制御用信号の「1」及び 「〇」をそれぞれ与えれば、プリチャージ用兼センスア ンプ用電源端23に高電位電源VDを接続しておくこと によって、読出用データ線DR及び接地間のデータ線容 量CD、及び読出用データ線DR、及び接地間のデータ 線容量CD′が、高電位電源VDによって、絶縁型電界 効果トランジスタQ21、及びビット線プリチャージ回 路PRの絶縁型電界効果トランジスタQ13及びQ14 をそれぞれ通って、高電圧に充電され、そして、その充 電電圧が、ビット線プリチャージ回路PRの絶縁型電界 効果トランジスタQ15によって等化される、という状 態が得られるとともに、読出用ビット線BR;及び接地 間のビット線容量 CB_j 、及び読出用ビット線 BR_j ′及 び接地間のビット線容量 CB_j が、データ線容量CD、及びCD′が上述したように高電圧に充電されてい ることにより高電位電源とみなされるデータ線容量CD 及びCD′による高電位電源によって、読出用ビット線 マルチプレクサ回路MUXRjの絶縁型電界効果トラン ジスタQ11及びQ12をそれぞれ通って、高電圧に充 電され、そして、それらの充電電圧が、ビット線イコラ イザ回路EQ_iの絶縁型電界効果トランジスタQ22に よって等化されている、という状態が得られる。 【0051】そして、そのような状態から、ビット線イ コライザ回路EQiのプリチャージ制御用信号入力端E QSj及びビット線プリチャージ回路PRのプリチャー ジ制御用信号入力端PRSに、プリチャージ制御用信号 の「0」及び「1」をそれぞれ与えてから、読出用ワー ド線WR_iに行選択用信号の「1」を与え、それと同時 にまたはそれと前後して、ビット線センスアンプ回路A

Mのセンスアンプ活性化用信号入力端AMSに高電位及

び低電位でそれぞれ意味づけられた2値表示の「1」及

び「〇」をそれぞれとるセンスアンプ活性化用信号の「1」を与えれば、いま、①メモリセルMijがそのフリップフロップ回路FFの論理信号入出力端a及びa、にデータの「1」及び「〇」をそれぞれ出力しているデータの書込状態であるとするとき、そのデータの「1」及び「〇」が次に述べるようにして読み出される。

【0052】すなわち、この場合、ビット線容量 CB_j 及びデータ線容量CDが充電もされなければ充電電荷を実質的に放電せず、よって、読出用データ線DRにデータの「1」が得られ、それがビット線センスアンプ回路 AMの論理信号入出力端りに与えられるが、ビット線容量 CB_j 、の充電電荷がメモリセル M_{ij} の読出回路R R、の絶縁型電界効果トランジスタQ9及びQ10を通じて接地に放電されるとともに、データ線容量CD・の充電電荷も読出用ビット線マルチプレクサ回路 $MUXR_j$ の絶縁型電界効果トランジスタQ12、メモリセル M_{ij} の読出回路RR、の絶縁型電界効果トランジスタQ9及びQ10を通じて接地に放電され、よって、読出用データ線DR、にデータの「0」が得られ、それがビット線センスアンプ回路AMの論理信号入出力端DR に与えられる。

【0053】このため、読出用データ線DR′に、プリチャージ用兼センスアンプ用電源端23に接続されている高電位電源の高電位が、ビット線センスアンプ回路AMの絶縁型電界効果トランジスタQ16及びビット線プリチャージ回路PRの絶縁型電界効果トランジスタQ21を通じて与えられ、また読出用データ線DR′に、接地電位(低電位)が、ビット線センスアンプ回路AMの絶縁型電界効果トランジスタQ19及びQ20を通じて与えられ、よって、読出用データ線DR及びDR′に、ビット線センスアンプ回路AMの論理信号入出力端b及びb′に与えられたデータの「1」及び「0」の増幅されたデータの「1」及び「0」が得られる、という態様で、メモリセルMijがそのフリップフロップ回路FFの論理信号入出力端a及びa′にデータの「1」及び「0」をされたが一名で表現しているデータの書込状態からの

データの読み出しが行われる。 【0054】また、②メモリセルM_{ij}がそのフリップフロップ回路FFの論理信号入出力端a及びa'にデータの「0」及び「1」をそれぞれ出力しているデータの書込状態であるとするとき、そのデータの「0」及び

「1」が次に述べるようにして読み出される。

の充電電荷も読出用ビット線マルチプレクサ回路MUX R_j の絶縁型電界効果トランジスタQ11、メモリセル M_{ij} の読出回路RRの絶縁型電界効果トランジスタQ7 及びQ8を通じて接地に放電され、よって、読出用データ線DRにデータの「0」が得られ、それがビット線センスアンプ回路AMの論理信号入出力端bに与えられる。

【0056】このため、読出用データ線DR′に、プリ チャージ用兼センスアンプ用電源端23に接続されてい る高電位電源の高電位が、ビット線センスアンプ回路A Mの絶縁型電界効果トランジスタQ18及びビット線プ リチャージ回路PRの絶縁型電界効果トランジスタQ2 1を通じて与えられ、また読出用データ線DRに、接地 電位(低電位)が、ビット線センスアンプ回路AMの絶 縁型電界効果トランジスタQ17及びQ20を通じて与 えられ、よって、読出用データ線DR及びDR′に、ビ ット線センスアンプ回路AMの論理信号入出力端b及び b′に与えられるデータの「O」及び「1」の増幅され たデータの「0」及び「1」が得られる、という態様 で、メモリセルM_{ij}がそのフリップフロップ回路FFの 論理信号入出力端 a 及び a ′ にデータの「 O 」及び 「1」をそれぞれ出力しているデータの書込状態からの データの読み出しが行われる。なお、上述したデータの 読み出しが行われたところで、読出用ワード線WR;に 行選択用信号の「〇」が与えられ、またビット線センス アンプ回路AMのセンスアンプ活性化用信号入力端AM Sにセンスアンプ活性化用信号の「〇」が与えられ、ス リープ用信号入力端PRSSにスリープ用信号の「0」 が与えられる。

【0057】上述したところから、図1に示す本発明によるメモリ回路によれば、書込用データ線DW及びDW'にそれぞれ与えるデータの「1」及び「0」、または「0」及び「1」を、メモリセル M_{ij} に書き込ませることができ、また、そのメモリセル M_{ij} に書き込まれたデータの「1」及び「0」、または「0」及び「1」を、読出用データ線DR及びDR'にそれぞれビット線センスアンプ回路AMで増幅して読み出すことができることが明らかである。

【0058】また、図1に示す本発明によるメモリ回路によれば、上述したように、メモリセル M_{ij} に書き込まれたデータの「1」及び「0」、または「0」及び「1」を、読出用データ線DR及びDR、にビット線センスアンプ回路AMで増幅して読み出すことができるが、この場合、図2に示す従来のメモリ回路の場合に準じて、ビット線センスアンプ回路AMの論理信号入出力端り及び10」及び「11」及び「12」及び「13」及び「13」及び「14」。読出用ビット線BR13及び移地間のビット線容量18」及び読出用ビット線BR13及び接地間のビット線容量18」。及び読出用ビット線BR13及び接地間のビット線容量18」。

が、読出用データ線DR及び接地間のデータ線容量C D、及び読出用データ線DR¹及び接地間のデータ線容 量CD'に比し大であるように、予め形成されていれ ば、読出用ビット線BR」及びBR」、上の電位変動に対 する読出用データ線DR及びDR′上の電位変動が、読 出用ビット線マルチプレクサ回路MUXRiの絶縁型電 界効果トランジスタQ11及びQ22のために、読出用 ビット線BR_j及びBR_j、上の電位変動に比し、大きく 得られることから、メモリセル M_{ij} に書き込まれたデー タの「1」及び「0」、または「0」及び「1」が、読 出用ビット線マルチプレクサ回路MUXRiの絶縁型電 界効果トランジスタQ11及びQ12によってそれぞれ 増幅されたデータの「1」及び「0」、または「0」及 び「1」である。このため、図2に示す従来のメモリ回 路の場合と同様に、ビット線センスアンプ回路AMが、 その論理信号入出力端 b 及び b ' に与えられるデータの 「1」及び「0」、または「0」及び「1」に高速に応 答し、よって、メモリセルMijに書き込まれたデータの 「1」及び「0」、または「0」及び「1」の読出用デ ータ線DR及びDR´への読み出しを、高速に行うこと ができる、という特徴を有する。

【0059】さらに、図1に示す本発明によるメモリ回路によれば、図2に示す従来のメモリ回路の場合に準じて、ビット線容量 CB_j 及び CB_j ′が、ビット線プリチャージ回路PRのプリチャージ用電源端2に接続されている高電位電源によって充電されるデータ線容量CD及びCD′の充電電圧よりも、読出用ビット線マルチプレクサ回路 $MUXR_j$ の絶縁型電界効果トランジスタQ11及びQ12の閾値電圧分低い充電電圧にしか充電されないので、その分、高電位電源の消費電力が少なくて済む、という特徴を有する。

【0060】また、図1に示す本発明によるのメモリ回 路によれば、メモリセルMijにおいて、読出用ビット線 BR_i及び接地間に絶縁型電界効果トランジスタQ7及 びQ8の直列回路でなる読出回路RRが接続され、また 読出用ビット線BR: ′及び接地間に絶縁型電界効果ト ランジスタQ9及びQ10の直列回路でなる読出回路R R′が接続され、そして、それら読出回路RRの絶縁型 電界効果トランジスタQ7及びQ8、及び読出回路R R′の絶縁型電界効果トランジスタQ9及びQ10が低 い閾値電圧を有しているので、上述したようにビット線 容量CBiの充電電荷を読出回路RRの絶縁型電界効果 トランジスタQ7及びQ8を通じて接地に放電すると き、及びビット線容量CB_i′の充電電荷を読出回路R R′の絶縁型電界効果トランジスタQ9及びQ10を通 じて接地に放電するとき、それらの放電を急速に行わせ ることができる。このため、メモリセルMijに書き込ま れたデータの「1」及び「0」、または「0」及び 「1」の読出用データ線DR及びDR'への読み出し を、図2に示す従来のメモリ回路の場合に比し高速化す

ることができる。

【0061】さらに、図1に示す本発明によるメモリ回 路によれば、読出用ビット線BR,及びBR,′ 間に接続 されている絶縁型電界効果トランジスタQ22を有する ビット線イコライザ回路 EQ_j を有し、そして、そのビ ット線イコライザ回路EQjの絶縁型電界効果トランジ スタQ22が低い閾値電圧を有しているので、上述した ように、読出用ビット線BR、及び接地間のビット線容 量CB_j、及び読出用ビット線BR_j、及び接地間のビッ ト線容量CB₁′が、高電圧に充電され、そしてその充 電電圧を、ビット線イコライザ回路EQ」の絶縁型電界 効果トランジスタQ22によって、等化させるとき、そ の等化を急速に行わせることができる。このため、メモ リセル M_{ij} に書き込まれたデータの「1」及び「0」、 または「O」及び「1」の読出用データ線DR及びD R'への読み出しを、図2に示す従来のメモリ回路の場 合に比し高速化することができる。

【0062】また、図1に示す本発明によるメモリ回路 によれば、ビット線プリチャージ回路PRにおいて、プ リチャージ用兼センスアンプ用電源端23と読出用デー タ線DRとの間に絶縁型電界効果トランジスタQ21を 介して絶縁型電界効果トランジスタQ13が接続され且 つプリチャージ用兼センスアンプ用電源端23と読出用 データ線DR′との間に絶縁型電界効果トランジスタQ 21を介して絶縁型電界効果トランジスタQ13が接続 されているとともに、読出用データ線DR及びDR′間 に絶縁型電界効果トランジスタQ15が接続され、そし て、絶縁型電界効果トランジスタQ13~Q15が低い 閾値電圧を有しているので、上述したように、読出用デ ータ線DR及び接地間のデータ線容量CD及び読出用デ ータ線DR′及び接地間のデータ線CD′、及び読出用 ビット線BR」及び接地間のビット線容量CB」及び読出 用ビット線 BR_j ′及び接地間のビット線容量 CB_j ′ を、プリチャージ用兼センスアンプ用電源端23に接続 している高電位電源に基づき充電させるとき、その充電 を急速に行わせることができ、また、上述したように、 読出用データ線DR及びDR、の充電電圧を、絶縁型電 界効果トランジスタQ15によって等化させるとき、そ の等化を急速に行わせることができる。このため、メモ リセル M_{ij} に書き込まれたデータの「1」及び「0」、 または「O」及び「1」の読出用データ線DR及びD R'への読み出しを、図2に示す従来のメモリ回路の場 合に比し高速化することができる。

【0063】さらに、ビット線プリチャージ回路PRにおいて、絶縁型電界効果トランジスタQ13及びQ14が絶縁型電界効果トランジスタQ21を介してプリチャージ用兼センスアンプ用電源端23に接続され、そして、その絶縁型電界効果トランジスタQ21がスリープ用信号によって制御されるようになされているので、それら絶縁型電界効果トランジスタQ13及びQ14が、

絶縁型電界効果トランジスタQ21を介することなしに 直接的にプリチャージ用兼センスアンプ用電源端23に 接続されている場合に比し、プリチャージ用兼センスア ンプ用電源端23に接続される高電位電源の消費電力を 低減させることができる。

【0064】また、ビット線センスアンプ回路AMにお いて、プリチャージ用兼センスアンプ用電源端23と接 地との間に、**①**絶縁型電界効果トランジスタQ21と、 ②絶縁型電界効果トランジスタQ16及びQ17の直列 回路と絶縁型電界効果トランジスタQ18及びQ19の 直列回路との並列回路と、③絶縁型電界効果トランジス タQ20とが直列に接続され、そして、絶縁型電界効果 トランジスタQ17、Q19及びQ20が低い閾値電圧 を有しているので、上述したように、読出用データ線D Rに絶縁型電界効果トランジスタQ17及びQ20を通 じて接地電位を与え、また読出用データ線DR′に絶縁 型電界効果トランジスタQ17及びQ20を通じて接地 電位を与えるとき、その接地電位を急速に与えることが できる。このため、メモリセルM_{ij}に書き込まれたデー タの「1」及び「0」、または「0」及び「1」の読出 用データ線DR及びDR'への読み出しを、図2に示す 従来のメモリ回路の場合に比し高速化することができ

【0065】さらに、ビット線センスアンプ回路AMに おいて、絶縁型電界効果トランジスタQ16及びQ17 の直列回路と絶縁型電界効果トランジスタQ18及びQ 19の直列回路との並列回路と、絶縁型電界効果トラン ジスタQ20との直列回路が、絶縁型電界効果トランジ スタQ21を介して、プリチャージ用兼センスアンプ用 電源端23に接続され、そしてその絶縁型電界効果トラ ンジスタQ21がスリープ用信号によって制御されるよ うになされているので、絶縁型電界効果トランジスタQ 16及びQ17の直列回路と絶縁型電界効果トランジス タQ18及びQ19の直列回路との並列回路と、絶縁型 電界効果トランジスタQ20との直列回路が、絶縁型電 界効果トランジスタQ21を介することなしに直接的に プリチャージ用兼センスアンプ用電源端23に接続され ている場合に比し、プリチャージ用兼センスアンプ用電 源端23に接続される高電位電源の消費電力を低減させ ることができる。

【0066】なお、上述においては、本発明によるメモリ回路の1つの実施の形態を示したに過ぎず、書込用ビット線BW,及びBW, た絶縁型電界効果トランジスタQ23及びQ24が介挿されている構成を有する書込用マルチプレクサ回路MUXW,を、それ自体は公知の種々の書込用マルチプレクサ回路の構成とすることもできる。

【0067】また、ビット線センスアンプ回路AMにおいて、絶縁型電界効果トランジスタQ16及びQ18を、ビット線プリチャージ回路PRの絶縁型電界効果ト

ランジスタQ21を介してプリチャージ用兼センスアンプ用電源端23に接続するのに代え、他の絶縁型電界効果トランジスタを介してプリチャージ用兼センスアンプ用電源端23に対応しているセンスアンプ用電源端に接続し、その他の絶縁型電界効果トランジスタのゲートを絶縁型電界効果トランジスタQ21の場合と同様にスリープ用信号入力端PRSSに接続し、また、これに応じ、プリチャージ用兼センスアンプ用電源端23を単にプリチャージ用電源端とした構成とすることもでき、その他、本発明の精神を脱することなしに種々の変型、変更をなし得るであろう。

[0068]

【発明の効果】本発明によるメモリ回路によれば、メモリセル $M_{i,j}$ に書き込まれているデータを、読出用データ線DR及びDR′に、より少ない電源の消費電力で、より高速に読み出すことができる。

【図面の簡単な説明】

【図1】本発明によるメモリ回路の実施の形態を示す接 続図である。

【図2】従来のメモリ回路を示す接続図である。 【符号の説明】

1	メモリセル用電源端
2	プリチャージ用電源端
3	センスアンプ田電涌鎧

23 プリチャージ用兼センスアンプ用電源端

AM ビット線センスアンプ回路

AMS センスアンプ活性化用信号入力端

BR_j 読出用ビット線
BW_j 書込用ビット線
CB_j、CB_j、CB_j、ビット線容量

CD、CD、データ線容量

D、D′ 書込兼読出用データ線

DR、DR が 読出用データ線 DW、DW が 書込用データ線

E Q_j ビット線イコライザ回路 FF フリップフロップ回路

 $M_{i,j}$ メモリセル

MUX_i 書込兼読出用ビット線マルチプレクサ回

路

 $MUXR_j$ 読出用ビット線マルチプレクサ回路 $MUXW_j$ 書込用ビット線マルチプレクサ回路

PR ビット線プリチャージ回路

PRS プリチャージ制御用信号入力端

 PRSS
 スリープ用信号入力端


 Q1~Q24
 絶縁型電界効果トランジスタ

RR、RR′ 読出回路

TG、TG′ トランスファーゲート回路

W_i 書込兼読出用ワード線

WR_i 読出用ワード線 WW_i 書込用ワード線



フロントページの続き

(72)発明者 柴田 信太郎 東京都渋谷区道玄坂一丁目12番1号 エヌ ティティエレクトロニクス株式会社内

Fターム(参考) 5B015 HH01 JJ02 JJ05 JJ21 KA28 KA33 KA34 KA38 KB03 KB04 KB09 KB12 QQ03